带宽和宽带(带宽频率)
来源:EETOP论坛还有别忘了你的倡议头脑的模拟小牛微信官方账号
作者:131v1vv
我相信,每一个电子工程师,无论是做芯片、板还是应用,都或多或少接触过“带宽”这个概念。即便如此,我在学习和工作实践中还是会遇到或多或少的困惑。对于这个话题,我尝试重新学习和总结与“带宽”相关的内容,希望能通过这个内容学到一些新的东西。
摘要
1.与带宽相关的概念
2.特征频率fT
3.带宽和上升时间乘积
4.理想方波
5.开路(短路)时间常数法
6.级联系统的带宽计算和价值
7.带宽增强方法
带宽(顶部)
第一部分
谈到带宽,通常使用不同的前缀定义。面对这些概念,很多初学者都会感到困惑。如-3dB带宽、单位增益带宽、开环带宽、闭环带宽、增益带宽积等。所以在解释的时候,为了避免歧义,一定要描述清楚。当然,很多时候,带宽指的是/-3dB带宽(简称3dB带宽,或截止频率)。除非本文另有规定,否则带宽是指规定的3dB带宽。
众所周知,对于LTI系统,波特图通常用来表征系统的频率特性,频率特性可以分为振幅特性和相位特性。如图1所示,当通过低通系统的输入信号输出幅度降低到0.707倍(2/2)时,其信号功率仅为原来的一半。0.707倍的对数坐标就是所谓的-3dB位置,可见这还是从信号功率(或能量)的角度来定义的。
图1
对于放大器,有时单位增益带宽(fu)用于表示增益降至1时的频率。对于单极系统,傅氏和GBW是平等的,但是对于多极系统,傅氏通常小于GBW。
在使用中,经常混淆的两个概念实际上是单位增益和-3dB带宽。这与系统的应用模式有关。有一个经验规律,即3dB带宽的开环视图和单位增益带宽的闭环视图。
第二部分
在表征器件的高频特性时,常采用特征频率fT(渡越频率)的概念,通常定义为器件输出短路小信号电流增益降至1时的频率。以MOS器件为例,它包含了Cgs、Cgd、Cdb、Cds等许多寄生电容。它的小信号模型如图2所示。
图2
可以计算出其电流增益的表达式,得到特征频率的影响因素,如图3所示。
图3
当电流增益降至1时,相应的特征角频率约等于gm/Cgs。进一步可以看出,通过提高过驱动电压、减小沟道长度和采用更高迁移率工艺,可以获得更高的特征频率,从而实现更高速的应用。
图4
当然,这与bzdsj设计中对过驱电压和通道的要求是相悖的,也就是高速与bzdsj设计的矛盾。因此,在实现bzdsj宽带放大器时,我们将采用级联方式。
第三部分
毕竟,带宽是一个频域概念。为了方便起见,我们希望从时域的角度来评估系统的带宽。我们经常使用如图5所示的经验公式,它说明了系统的-3dB带宽对阶跃响应上升时间的影响以及它们之间的关系。上升时间tr定义为阶跃输出信号通过最大幅度的10%~90%所需的时间。在大多数情况下,可以通过这种方式轻松评估或验证系统的带宽。
这个结论可以简单地从一阶系统的阶跃响应中推导出来,如图5所示。
图5
这个经验公式适用于二阶系统吗?
这可以通过二阶系统的阶跃响应和带宽计算得到。二阶系统的阶跃响应形式,请参考上一篇文章对二阶系统的描述。这里不再给出计算过程(欠阻尼的情况下,需要求解超越方程,只能得到数值解)。直接结果如图6所示。
很容易观察到,随着阻尼系数的减小,积会减小,会出现误差。但是当阻尼系数大于0.5时
图6
第四部分
让我们回顾一下方波信号的特性,如图7所示。假设理想方波周期为1,占空比为50%,峰峰值为a,其离散频谱仅包含DC分量和谐波分量,偶次谐波幅度为零。奇次谐波的幅度(n=1,3,5.)可以表示为2A/(n*pi)。每个谐波的初始相位相等。
c-image/R8VZvxkB4tq4P5?from=pc">图7
还能看到一个有意思的现象,就是所有奇次谐波在t=0处的信号有着最大的信号摆率(直觉上可能错误的理解,高频谐波的信号变化更快,摆率更大),且都相同。这点可以在动图8中观察到。
图8
将图8中各谐波成分叠加,叠加后的波形会逼近理想方波如图9所示。我们知道理想方波的上升时间为0,谐波成分的叠加过程中,其上升时间也在逐渐减小。但现实中大部分的系统都表现出了低通特性。也就是带宽外的频率成分被严重衰减,也可以理解为图8仅有限n次谐波分量的叠加和。表现在时域就是信号的“沿”变“缓”,也就是上升时间会增加。
图9
那么就有一个问题,如果我们想要发送一个Clock Pattern的信号,驱动器(Driver)的带宽需要设置在哪个位置?
如图10所示,可以看到,根据不同的上升时间要求,可以估算出驱动器的带宽的要求。
图10
同样我们在使用示波器测量信号时,一个重要的问题就是到底该选择多大带宽?对于传统模拟示波器,常说的被测信号最大大频率3倍~5倍带宽,也基本上就是上述求驱动器带宽相同的思路。
现代高速数字示波器是个系统工程,能够做到高带宽,离不开高速ADC,而这些可能会用到砷化镓或磷化铟工艺。并且在过渡带能够做到更快的频率滚降,越来越接近理想矩形滤波器,因此带宽和测量信号的比例关系也会下降。
带宽(下)
Part5
开(短)路时间常数的方法,自从学完专业课后就几乎没用过。一来是两种方法概念和处理方式的对应关系容易混淆,过不了多久就忘了。二来里边涉及小信号模型的一堆的计算,想想就头大。对于我这种患有“懒癌”的wxdqt,真的是,方法再好也会束之高阁,碰都不想碰。正因为如此,就成了追(被)求(逼)上(无)进(奈)的好学生的心中的一块病。所以还是趁着这次总结的机会,回过头来再仔细的学习思考下。不敢保证理解的完全正确,算是抛砖引玉吧,希望有理解比较透彻的读者现身说法,多谢啦。
尽管开(短)路时间常数法【Open (Short) Circuit Time Constant Method】只是一种近似估算高低频-3dB 带宽的方法,计算的结果可能会有比较大的误差,但其通过时间常数τ,非常直观的给出了电路节点中带宽的限制因素,对于电路设计者能够定性地提供了优化的思路和方向。正因为如此,我们会忽略它在定量估计上的局限。显然,各种各样的仿真器却给不了宝贵的指导意见。
如图1,从用途上,两种方法分别用于计算不同的-3dB带宽点。
图1
为了从根源上解除我的疑惑,我特地拜读了Gray & Searle于1969年出版的老古董教材《ELECTRONIC PRINCIPLES Physics, Models, and Circuits》p531~p535,现将其推导思路外加我的一些理解描述如下,感兴趣的读者也可以自己去翻看原书。
对于如图2的不含储能元件的线性双端口网络(内部如包含独立源,需置0)。可以用Y参数二端口网络表示。可以得到不同端口的开(短)路电阻的定义式。这也是我们在使用这两种方式计算时间常数时,电阻计算,需对其他电容的处理方式的源头。
图2
考虑端口电容时,其行列式Δy等于零(书中对这点的解释我还没有完全理解),对应的不同阶系数有图3所示的关系。重点关注一次项常数项系数比,次高阶和最高阶项系数比与定义的开(短)路时间常数的关系。
图3
下面主要考虑高低频-3dB带宽的估算值ωh是怎样联系起来的,如图4。
图4
对于这两种方法的计算可以参考gray和Lee的教材中的例子,这里就不列举了。最后给出个简单的对比结果,如图5。
图5
最后需要纠正的一个概念误区就是,“计算的的每一个时间常数都会对应一个实际极点”,实际上在推导中我们也看到了,这里只有时间常数的和倒数或者倒数和与-3dB带宽比较接近的联系,并没有必须和实际极点对应的关系。
Part6
先来考虑一个问题,两个单极点
系统级联后的-3dB带宽和两个极点的位置关系是什么样的?
如图6所示,假设第一级的主极点为f1,第二级的主极点频率为kf1,假设k大于等于1。级联后整体系统的-3dB带宽频率可以根据公式计算出,如图7所示。
图6
当k=1时,相当于相同带宽的两级级联,总带宽约为原先的64.36%;而如果级联两级中,次极点频率是主极点频率的k=10倍时,级联总带宽是主极点的99.02%,也就是次极点对级联系统的带宽影响可以忽略不计。
图7
在Lee的《CMOS射频集成电路设计》的9.7章,看到了,级联系统带宽最大化时,单级最优增益为e^0.5=1.64,但很多时候我们会更加关注功耗表现,那么最低功耗的实现级数是多少那?
比如要设计一个驱动最大100fF(总负载电容)的高速放大器,如图8所示结构。直流增益为40dB,-3dB带宽为10GHz。
首先考虑如果用单级来实现,即N=1。则根据增益带宽积和负载电容,可以得到输入对管的跨导Gm=2pi*Ctot*GBW=628mS。这里假设对管工作在功耗和性能的均衡点(Gm/id≈10),可以估算总功耗Itot约为2*Gm/10=125.6mA。为满足直流增益Adc,负载电阻RL值约为159 Ohms。
可以看到,需要125.6mA的功耗,输入对管的器件尺寸会贡献不小的负载电容,导致有效驱动的下级电容负载有限。这会是最优的结果吗?那我们考虑下使用多级级联实现的情况。这里为方便计算,假设单级的负载电容和最后负载相同都为Ctot,这样每一级的传输函数是相同的。
图8
考虑如果用2级级联实现,单级增益只需20dB,-3dB带宽只需15.5GHz(15.5*0.64≈10)。同样可以根据GBW得到跨导Gm=98mS。单级尾电流Itail=19.6mA。两级总功耗为39.1mA。比用单级实现总功耗降低了约70%。
同样,如图9所示,当级数N增加时,存在优值3使总体功耗最小。设计中N取2~4都是比较合适的。
图9
应用Lee关于级联带宽最大化的结论,单级最优增益1.64倍对应需要9.2级,按照9级算。每级带宽约为60GHz,GBW约为98GHz,总电流约为12mA总功耗约为108mA。从总功耗角度看,级数为9并非优值。
Part7
在模拟和射频中,对于高频信号的处理,总会希望放大电路能够有足够高的带宽。其中最常用到的方法就是通过引入电感并利用LC的谐振。
先看一个简单的基于电感并联峰化(shunt peaking)技术的共源放大电路,如图10,里边定义了RC带宽ω0,参数m,归一化频率x=ω/ω0。
直观来看,在频率ω0
处,负载电容C和R阻抗相等,并联总阻抗为0.707R。当增加电感L后,电感之路阻抗大于等于R(意味着存在增益峰值),因此需要在高于频率ω0
处容抗小于R,才能保证并联阻抗总阻抗为0.707R。
图10
当电感值为0时,m→∞,近似为RC负载;当电感值L=∞,m→0,近似为LC负载。图11所示的并联谐振在不同m取值处的幅频参数曲面及幅度为0.707平面。x轴为归一化对数坐标ω/ω0,y轴为线性坐标参数m,z轴为归一化线性坐标幅度Mag。图中红色的等高线分别为1和0.707。
图11
可以看到,当m很小时,频域幅度会有很高的尖峰,且带宽趋近于最小值1.414倍。尽管对于大多数放大器不希望出现频域增益的过冲,但在一些场合比如均衡信道损失的线性均衡器,就会利用到谐振峰值前一段的增益提升效果。
随着m增加,带宽会先增大后减小并稳定到ω0。不同的电感L取值,可以得到最大带宽,最佳群延时,最大平坦带宽,实际应用中根据需要最大可以达到1.85倍的带宽拓展效果。
同样考虑图12中的串联谐振。同样对于定义的参数m取不同值有图13的幅频参数曲面。
图12
对串联谐振,当m从0增大到∞过程中,带宽从0增大到1.41倍最大值最终稳定在ω0处。
图13
最后再考虑稍微复杂的三谐振(Tripple Resonance)结构,如图14。这里定义了输出节点电容比例参数p,电感比例k。可以看到传函包含了1个零点,4个极点。
图14
图15给出了固定参数p=0.5(输出节点和电感tap节点电容相等),k=1(并联和串联电感相等)条件下的幅频参数曲面。
可以看到m存在一个优值区间,能够使带宽达到3~5倍。带宽拓展效果比较明显。
图15
当然实际的金属线圈电感的Q值有限,可能会导致实际带宽拓展效果比上述模型的理论值要小。需要在实际应用中对电感进行更详细的建模进行仿真验证。
除了上面的模型,还有T-coil结构的模型,使用有源电感和零点补偿的方式拓展带宽,限于篇幅,有机会再详细分析。
希望通过这两期【带宽(上,下)】内容,大家能够增强大家对与带宽的相关关的概念的有更多理解和收获。欢迎大家前往论坛讨论:http://bbs.eetop.cn/thread-840733-1-1.html
点击阅读原文查看论坛原帖
快三大小单双稳赚买法pc">图7
在Lee的《CMOS射频集成电路设计》的9.7章,看到了,级联系统带宽最大化时,单级最优增益为e^0.5=1.64,但很多时候我们会更加关注功耗表现,那么最低功耗的实现级数是多少那?
比如要设计一个驱动最大100fF(总负载电容)的高速放大器,如图8所示结构。直流增益为40dB,-3dB带宽为10GHz。
首先考虑如果用单级来实现,即N=1。则根据增益带宽积和负载电容,可以得到输入对管的跨导Gm=2pi*Ctot*GBW=628mS。这里假设对管工作在功耗和性能的均衡点(Gm/id≈10),可以估算总功耗Itot约为2*Gm/10=125.6mA。为满足直流增益Adc,负载电阻RL值约为159 Ohms。
可以看到,需要125.6mA的功耗,输入对管的器件尺寸会贡献不小的负载电容,导致有效驱动的下级电容负载有限。这会是最优的结果吗?那我们考虑下使用多级级联实现的情况。这里为方便计算,假设单级的负载电容和最后负载相同都为Ctot,这样每一级的传输函数是相同的。
图8
考虑如果用2级级联实现,单级增益只需20dB,-3dB带宽只需15.5GHz(15.5*0.64≈10)。同样可以根据GBW得到跨导Gm=98mS。单级尾电流Itail=19.6mA。两级总功耗为39.1mA。比用单级实现总功耗降低了约70%。
同样,如图9所示,当级数N增加时,存在优值3使总体功耗最小。设计中N取2~4都是比较合适的。
图9
应用Lee关于级联带宽最大化的结论,单级最优增益1.64倍对应需要9.2级,按照9级算。每级带宽约为60GHz,GBW约为98GHz,总电流约为12mA总功耗约为108mA。从总功耗角度看,级数为9并非优值。
Part7
在模拟和射频中,对于高频信号的处理,总会希望放大电路能够有足够高的带宽。其中最常用到的方法就是通过引入电感并利用LC的谐振。
先看一个简单的基于电感并联峰化(shunt peaking)技术的共源放大电路,如图10,里边定义了RC带宽ω0,参数m,归一化频率x=ω/ω0。
直观来看,在频率ω0
处,负载电容C和R阻抗相等,并联总阻抗为0.707R。当增加电感L后,电感之路阻抗大于等于R(意味着存在增益峰值),因此需要在高于频率ω0
处容抗小于R,才能保证并联阻抗总阻抗为0.707R。
图10
当电感值为0时,m→∞,近似为RC负载;当电感值L=∞,m→0,近似为LC负载。图11所示的并联谐振在不同m取值处的幅频参数曲面及幅度为0.707平面。x轴为归一化对数坐标ω/ω0,y轴为线性坐标参数m,z轴为归一化线性坐标幅度Mag。图中红色的等高线分别为1和0.707。
图11
可以看到,当m很小时,频域幅度会有很高的尖峰,且带宽趋近于最小值1.414倍。尽管对于大多数放大器不希望出现频域增益的过冲,但在一些场合比如均衡信道损失的线性均衡器,就会利用到谐振峰值前一段的增益提升效果。
随着m增加,带宽会先增大后减小并稳定到ω0。不同的电感L取值,可以得到最大带宽,最佳群延时,最大平坦带宽,实际应用中根据需要最大可以达到1.85倍的带宽拓展效果。
同样考虑图12中的串联谐振。同样对于定义的参数m取不同值有图13的幅频参数曲面。
图12
对串联谐振,当m从0增大到∞过程中,带宽从0增大到1.41倍最大值最终稳定在ω0处。
图13
最后再考虑稍微复杂的三谐振(Tripple Resonance)结构,如图14。这里定义了输出节点电容比例参数p,电感比例k。可以看到传函包含了1个零点,4个极点。
图14
图15给出了固定参数p=0.5(输出节点和电感tap节点电容相等),k=1(并联和串联电感相等)条件下的幅频参数曲面。
可以看到m存在一个优值区间,能够使带宽达到3~5倍。带宽拓展效果比较明显。
图15
当然实际的金属线圈电感的Q值有限,可能会导致实际带宽拓展效果比上述模型的理论值要小。需要在实际应用中对电感进行更详细的建模进行仿真验证。
除了上面的模型,还有T-coil结构的模型,使用有源电感和零点补偿的方式拓展带宽,限于篇幅,有机会再详细分析。
希望通过这两期【带宽(上,下)】内容,大家能够增强大家对与带宽的相关关的概念的有更多理解和收获。欢迎大家前往论坛讨论:http://bbs.eetop.cn/thread-840733-1-1.html
点击阅读原文查看论坛原帖