首页天道酬勤加法器符号,加法器通俗原理

加法器符号,加法器通俗原理

张世龙 05-12 22:48 122次浏览

加法器,加法器是什么意思?

加法器:

加法器是用来实现加法的。

也就是说,是产生数之和的装置。 以加法和被加数为输入,以加法和进位为输出的装置为半加成。 输入加法、被加数、低位的位数,如果和数和进位是输出,则为全加法器。 常用作计算机的算术逻辑部件,执行逻辑操作、移位和指令调用。

关于1位二进制数的加法,与1、被加数a、2、被加数b、3、高位的进位CIN、4、将该位的二进制数相加后的和s、5、将该位的二进制数相加后的进位COUT这5个量有关。 前三个量是输入量,后两个量是输出量,五个量都是个位数。

对于32位二进制加法,也与1、被加数a(32位)、2、被加数a(32位) )、3、高位的进位CIN(1位)、4这5个量有关,将该位的2个数相加而得到s ) 32

为了实现32位的二进制加法,有一种自然的想法,就是将1位的二进制加法重复32次=逐位进行进位的加法器。 这样做确实可行且简单,但由于各位CIN由高位COUT提供,所以第二位必须在第一位计算结果后开始计算; 第3位是只有在第2位给出计算结果之后才能开始计算等。 最后32位必须在前31位全部计算结果后开始计算。 在这种方法中,实现32位二进制加法所需的时间是实现1位二进制加法所需时间的32倍。

可以看出,上法是将32位的加1位1位串联进行的,为了缩短进行时间,需要想办法将上叙进行过程并行化。

逐位进位加法器在计算各位时,等待高位进位。 请考虑所有进位输入的可能性。 在二进制加法中,有0和1两种可能性,预先计算对这两种可能性的一些位的结果。 在前一位进位到来之前,可以通过一个双向开关选择输出结果。 这就是进位选择加法器的思想。

事先计算多少位的数据比较好? 相同的32位时:通过线性进位选择加法器。 方法分为n个阶段,每个阶段计算32/N位; 平方根进位选择加法器考虑两个路径(1、预先计算这两个可能性的多位结果的路径、2、高位进位通过先前结构的路径)的延迟相等或近似。 方法或2345666即第一级第二、第二级第三、第三级第四、第四级第五、第五级第六、第六级第六、第七级第六; 或者,345677,即第一级加法第3位、第二级4位、第三级5位、第四级6位、第五级7位、第六级7位。

通过进一步分析进行加法运算的机制,可以进一步并行化加法器的结构。

假设G=AB,P=AB,则cout(g,p )=G PCIN,s ) g,p )=PCIN。 由此,a、b、CIN、s、COUT这5者的关系变为g、p、CIN、s、COUT这5者的关系。

定义点运算()、(g,p )、g )、p )=(gpg’、PP ) ),可以分解(G 3:2、P3:2 )=(G3、P3 )、g2、P2 )。 点运算遵循结合律,但不符合交换律。

点运算与CIN无关,仅与g、p有关。 也就是说,通过仅对高位的g,p进行点运算,可以得到第n位的GN:M,PN:M的值。 如果m为0,则得到的GN:0,PN:0可以与初始使用的CIN一起代入cout(g,p )=G PCIN,gpcin ),且各位的g、p值仅与该位的a、b值、即输入值有关

通过以上分析,产生了超前进位加法器的思想。 3阶段运算,1、根据输入的a、b计算各位的g、p; 2 )根据各位g、p计算各位GN:0、PN:0; 3、根据逐位GN:0,PN:0和CIN计算出逐位COUT,s。 其中第1、3步明显可以并行处理,计算的主要复杂度集中在第2步。

实现步骤2的并行化,即GN:0、PN:0的点运算分解的并行化。

加法器的定义

实现多位二进制数相加的电路被称为加法器,能够解决二进制数中1 1=1 0的功能(当然也有0 0、0 1、10 )。

加法器的分类

一、半加法器的概念:能将两个1位2进制数相加求出和和和进位的逻辑电路称为半加法器。 或者,不考虑来自低位的运算电路,只考虑两个1位的二进制数的加法,称为半加法器。

Ai、Bi :加法、Si :本位之和。

二.全加法器

概念:将两个1位的2进制数相加,可以考虑从低位开始的进位。 也就是说,相当于3个1位的2进制数的加法,求和及进位的逻辑电路称为全加法器。 或者,不仅考虑两个1位的2进制数的加法,还考虑来自低位的加法的运算电路,称为全加法器。

Ai、Bi :加法,Ci-1 :从低位开始进位,Si :本位之和,Ci :向上位。

加法器的实现

1、串行进位加法器

构成:串联n位全加法器,低位全加法器的进位输出与相邻高位全加法器的进位输入连接。

特点:进位信号由低到高逐步传递,速度不高。

2、并行进位加法器(进位先行加法器) )。

设一个n位加法器的第I位的输入为ai、bi、ci,输出si和ci 1。 其中,ci是从低位开始的进位,ci1(I=n-1,n-

2,…,1,0)是向高位的进位,c0是整个加法器的进位输入,而cn是整个加法器的进位输出。则和 si=ai i i+ ibi i+ i ici+aibici (1)

进位ci+1=aibi+aici+bici (2)

令gi=aibi, (3)

pi=ai+bi, (4)

则 ci+1= gi+pici (5)

只要aibi=1,就会产生向i+1位的进位,称g为进位产生函数;同样,只要ai+bi=1,就会把ci传递到i+1位,所以称p为进位传递函数。把(5)式展开,得到

ci+1= gi+ pigi-1+pipi-1gi-2+…+ pipi-1…p1g0+ pipi-1…p0c0 (6) 随着位数的增加(6)式会加长,但总保持三个逻辑级的深度,因此形成进位的延迟是与位数无关的常数。一旦进位(c1~cn-1)算出以后,和也就可由(1)式得出。

使用上述公式来并行产生所有进位的加法器就是超前进位加法器。产生gi和pi需要一级门延迟,ci 需要两级,si需要两级,总共需要五级门延迟。与串联加法器(一般要2n级门延迟)相比,(特别是n比较大的时候)超前进位加法器的延迟时间大大缩短了。

地址加法器的工作原理,简单加法器代码 模拟加法器电路原理,模拟加法器