首页天道酬勤模拟加法器电路原理,模拟加法器

模拟加法器电路原理,模拟加法器

张世龙 05-12 22:49 57次浏览

一、加法器是什么

加法器是用来实现加法的。

也就是说,是产生数之和的装置。 以加法和被加数为输入,以加法和进位为输出的装置为半加成。 输入加法、被加数、低位的位数,如果和数和进位是输出,则为全加法器。 常用作计算机的算术逻辑部件,执行逻辑操作、移位和指令调用。

关于1位二进制数的加法,与1、被加数a、2、被加数b、3、高位的进位CIN、4、将该位的二进制数相加后的和s、5、将该位的二进制数相加后的进位COUT这5个量有关。 前三个量是输入量,后两个量是输出量,五个量都是个位数。

对于32位二进制加法,也与1、被加数a(32位)、2、被加数a(32位) )、3、高位的进位CIN(1位)、4这5个量有关,将该位的2个数相加而得到s ) 32

为了实现32位的二进制加法,有一种自然的想法,就是将1位的二进制加法重复32次=逐位进行进位的加法器。 这样做确实可行且简单,但由于各位CIN由高位COUT提供,所以第二位必须在第一位计算结果后开始计算; 第3位是只有在第2位给出计算结果之后才能开始计算等。 最后32位必须在前31位全部计算结果后开始计算。 在这种方法中,实现32位二进制加法所需的时间是实现1位二进制加法所需时间的32倍。

基本方法

可以看出,上法是将32位的加1位1位串联进行的,为了缩短进行时间,需要想办法将上叙进行过程并行化。

类型

就单位元的加法器而言,有半加法器和全加法器两种基本类型。

半加性有两个输入和两个输出,输入可以标识为a、b或x、y,输出通常标识为集合s和进制c。 设a和b经过XOR运算的为s,经过AND运算的为c。

全加法器为了计算大的数,导入了二进制值的输入。 为了区分全加法器的两条进线,位于输入侧的标记为Ci或Cin,位于输出侧的标记为Co或Cout。 半加成简称H.A .半加成简称F.A .

半加)半加的电路图半加具有二进制输入,用于将输入的值相加,并将结果输出到“和”(Sum )和“进”(Carry )。 半值可以生成二进制值,但半值本身不能处理二进制值。

全加法器:全加法器的三个二进制输入中,一个是二进制值的输入,所以全加法器可以处理二进制值。 全加法器可以由两个半加法器组合而成。

二进制输出端的最后一个或门也可以用XOR门替换,而不更改其馀部分。 因为“或”门和“或”门只有在输入均为1时才存在差异,这种可能性已不复存在。

二.加法器原理

设一个n位加法器的第I位输入为ai、bi、ci,输出si和ci 1。 其中,ci是来自低位的进位,ci1(I=n-1,n-2,…,1,0 )是向上位的进位,c0是加法器整体的进位输入,cn是加法器整体的进位输出。 则和

si=aiii ibii iici aibici,(1)进位ci 1=aibi aici bici,(2) ) )。

假设gi=aibi,(3)

pi=ai bi,(4) )。

ci 1=gi pici,(5)

只要aibi=1,就发生向i 1比特的进位,将g称为进位发生函数; 同样,如果ai bi=1,则将ci传输至i 1比特,因此将p称为进位传输函数。 展开式(5),得到ci1=GIP igi-1 pipi-1gi-2…pipi-1…p1g0pipi-1…p0c0)6)。

随着位数的增加,公式(6)变长,但由于总是保持三个逻辑电平的深度,所以形成进位的延迟是与位数无关的常数。 计算出进位(c1~cn-1 )后,也可以从公式)中得到和。

使用上述公式并行产生所有进位的加法器是进位先行加法器。 生成gi和pi需要一级栅极延迟,ci需要两级,si需要两级,总共需要五级栅极延迟。 与串联加法器(一般需要2n级栅极延迟)相比,(特别是在n较大的情况下)进位先行加法器的延迟时间大幅缩短。

三.反相加法器的等效电路图

反相加法电路,也称为反相加法电路,一个系统以上的输入信号进入反相输入端,输出结果成为多路信号加法的绝对值(电压极性相反)。 如图中a电路那样,在R1=R2=R3=R4的情况下,构成其输出电压=IN1 IN2 IN3的绝对值、即反转加法电路. R4 )在R1的情况下,电路还起到信号放大作用。

图反相加法器和原理等效图

反相加法器的基本电路结构是反相放大器,从其“虚地”特性可以看出,两个输入端都是0V接地电位。 由此,决定用于将反相输入端子的电位设为0V (将非反相输入端子的目标值设为0V )的电路的控制目的。 以上图a的电路参数和输入信号值为例进行分析,可以得到上图b所示的等效图。 反相加法器的偏置电路整体上保持串联分压的电路形式,而输入电路中涉及电阻并联分流的电路原理,可以列举IR4=IR1 IR2 IR3的等式。 由此,明确了反相加法器的“秘密”。

由于反相输入端为接地电位0V,所以在输入信号IN3=0V时没有该支路

信号电流产生,相当于没有信号输入,由此变为IN1+IN2=-OUT。当IR1(1V/10k)=0.1mA,IR2(1V/10k)=0.1mA,此时只有当OUT输出为-2V时,才满足IR4=IR1+IR2的条件。

若将原理等效图进一步化简(见图中的c电路),一个非常熟悉的身影便会映入我们的脑海:这不就是反相放大器电路吗?是的,没错,反相求和(反相加法器)电路,就是反相(含放大和衰减)器啊。

实际应用中,因同相加法器存在明显缺陷,因输入阻抗极高,信号输入电流只能经多个IN端自成回路(会造成输入信号电压相互牵涉而变化导致较大的运算误差),除非各种IN信号源内阻非常小,才不会影响计算精度。因而应用较少。反相求和电路因其“虚地”特性,输入阻抗极低,使各路信号输入电流以“汇流模式”进入输入端,不会造成各输入信号之间的电流流动,故能保障运算精度,应用较多。

四、反相加法器电路与原理(图)

免责声明:本文系网络转载,版权归原作者所有。如有问题,请联系我们,谢谢!

加法器符号,加法器通俗原理 二位二进制加法器电路图,二位二进制加法器