首页天道酬勤二位二进制加法器电路图,二位二进制加法器

二位二进制加法器电路图,二位二进制加法器

张世龙 05-12 22:50 94次浏览

二进制加法器是用于将二进制数相加的半加法器和全加法器形式的运算电路。

另一个常见且非常方便的组合逻辑电路可以使用几个基本逻辑门来将两个或两个以上二进制数合并成二进制加法器。

基本的二进制加法电路可以使用标准的AND和Ex-OR门,将两个单位的二进制数“加”到一个a和b上。

添加这两个数字将生成名为SUM的输出,另一个输出称为CARRY或Carry-out,(C OUT )位遵循二进制加法规则。 二进制加法器的主要用途之一是算术和计数电路。 考虑简单地添加两个denary (基数为10 )的数字。

123

a

(Augend )

789

B

(算术)

912

SUM

在学校的数学课中,我们发现每个数字串都是从右边添加的,每个数字的加权值取决于其在列中的位置。

当每一列相加时,如果结果大于或等于10,则生成进位和基数。 然后,在左侧添加这个进位,添加下一列,结果同样,简单的学校数学的添加,数字的添加和手机。

添加二进制数与添加十进制数的想法完全相同,但这次只有在其中一列的结果大于或等于“2”(二进制基数)时才会生成进位。 也就是说,1 1创建进位。

二进制加法

二进制加法遵循这些相同的基本规则。 上面的否定加法除了二进制数外只有两位数。 最大位数为“1”。 因此,添加二进制数时,“SUM”大于或等于2(1)时生成执行,然后变为添加的“CARRY”位,并传递到下一列进行添加。 考虑添加以下单位:

两位二进制加法

0

0

1

1

0

1

0

1

0

1

1

(carry ) 10

两个单位,a和b加在一起时,“0”、“0 1”和“1”0“结果”为“0”或“1”,加到“1”的最后一列,合计为“2”。 但是,二进制数不存在于二进制数中。 二进制数的2是10。 换句话说,总和为零加上额外的进位。

接下来,要操作简单的加法器,需要两个数据输入,生成两个输出,等式的sum(s )和一个Carry(C ) c位,如图所示。

二进制加法器框图

在上面简单的一位加法问题中,可以忽略得到的进位,但另外两个关于加法的人可能注意到二进制加法的总和类似于异或门。 如果将这两个位标记为a和b,则生成的真值表将是两位数的总和,但没有最终进位。

2输入异或门

符号

真实的表情

2输入异或门

B

a

s

0

0

0

0

1

1

1

0

1

1

1

0

从真值表可以看出,如果任何输入为逻辑“1”,异或门将只生成输出“1”,而不等于前两位的二进制加法。 但是,为了执行两个数字的相加,微处理器和计算机需要额外的进位才能正确计算方程,因此必须重写以前的相加以包含两位输出数据,如下所示:

00

00

01

01

00

01

00

01

00

01

01

10

从上面的等式可知,“EITHER”输入逻辑“1”时,只生成输出“1”。 因此,“BOTH”输入a和b时,为逻辑“1”。 如果输入a和输入b都为“1”,则标准与门生成适合于该发票的数字门完美输出“1”(高)。

双输入与门

符号

真值表

2 -输入和门

B

a

C

0

0

0

0

1

0

1

0

0

1

1

1

combinin g的“与”门异或门生成一个简单的数字二进制加法电路,通常称为“半地址”电路。/p

半加法电路

半加法器是逻辑电路,将二进制数字相加。 半值生成一进制和二进制进位值。

进位半加法真值表

符号

真值表

r">

B

A

SUM

CARRY

0

0

0

0

0

1

1

0

1

0

1

0

1

1

0

1

从半加器的真值表中我们可以看到SUM( S )输出是异或门的结果,执行( Cout )是 AND gate。然后半加法器的布尔表达式如下。

对于SUM位:

SUM = AXORB = A ⊕ 乙

对于CARRY位:

CARRY = AANDB = AB

一个主要当用作二进制加法器时, Half Adder 电路的缺点是,当将多个数据位加在一起时,没有提供前一电路的“进位”。

例如,假设我们想要将两个8位字节的数据相加,任何产生的进位都需要能够从最低有效位(LSB)开始“波动”或移过位模式。半加器可以做的最复杂的操作是“1 + 1”,但由于半加器没有进位输入,因此得到的附加值是不正确的。解决此问题的一种简单方法是使用Full Adder型二进制加法器电路。

全加器电路

> Full Adder和之前的Half Adder是全加器有三个输入。与以前相同的两个单位数据输入 A 和 B 加上一个额外的进位( C-in )输入以接收来自前一阶段的进位,如下所示。

Full Adder Block Diagram

然后全加器是合乎逻辑的对三个二进制数字执行加法运算的电路,就像半加法器一样,它也会产生一个进位到下一个加法列。然后 Carry-in 可能来自不太重要的数字,而 Carry-out 表示进位到更高位数。

在许多方面,全加器可以被认为是连接在一起的两个半加法器,前半部加法器将其进位传递到后半部加法器,如图所示。

全加法逻辑图

由于上面的全加器电路基本上是连接在一起的两个半加法器,因此全加器的真值表包含一个附加列考虑进位, C IN 输入以及总和输出 S 和进位-out, C OUT 位。

带有进位的全加法真值表

符号

真值表

C-in

B

A

总和

C-out

0

0

0

0

0

0

0

1

1

0

0

1

0

1

0

0

1

1

0

1

1

0

0

1

0

1

0

1

0

1

1

1

0

0

1

1

1

1

1

1

然后全加器的布尔表达式如下。

对于SUM( S )位:

SUM =(AXORB)XORCin =(A ⊕ B)⊕ Cin

对于CARRY-OUT( Cout )位:

CARRY-OUT = AANDBORCin(AXORB)= A.B + Cin(A ⊕ B)

n位二进制加法器

我们已经看到上面的单个1位二进制加法器可以是从基本逻辑门构造。但是,如果我们想要将两个 n位数字加在一起,那么 n 数量的1位全加器需要连接或“级联”在一起产生什么是称为纹波进位加法器。

“纹波进位加法器”只是“ n ”,1位全加器与每个完整级联加法器表示长二进制加法中的单个加权列。它被称为纹波进位加法器,因为进位信号通过二进制加法器从右到左产生“纹波”效应(LSB到MSB)。

例如,假设我们想要将两个4位数字“加”在一起,第一个全加器的两个输出将提供加法的第一位数字和( S )加上a进位位作为下一个二进制加法器的进位数。

链中的第二个二进制加法器也产生求和输出(第2位)加上另一个进位位,我们可以继续向组合中添加更多的完整加法器以添加更大的数字,将第一个完整二进制加法器的进位位输出链接到下一个完整加法器,依此类推。下面给出了一个4位加法器的例子。

一个4位纹波进位加法器

将1位二进制加法器“级联”以添加大二进制数的一个主要缺点是,如果输入 A 且 B 更改,其输出的和将无效,直到任何进位输入已“链接”到链中的每个完整加法器,因为总和的MSB(最高有效位)必须等待来自进位输入的任何更改LSB(不太重要的位)。因此,在加法器的输出响应其输入的任何变化导致累积延迟之前将存在有限的延迟。

当添加的位的大小不是太大时,例如,4或8位,或加法器的求和速度并不重要,这种延迟可能并不重要。但是,当比特的大小较大时,例如在多比特加法器中使用的32或64比特,或者在非常高的时钟速度下需要求和时,这种延迟可能会变得非常大,因为在一个加法过程中没有正确地完成加法过程。时钟周期。

这个不需要的延迟时间称为传播延迟。当 n位加法器将两个并行数加在一起时,另一个问题称为“溢出”,其总和大于或等于 2 n

一种解决方案是直接从 A 和 B 输入生成进位输入信号,而不是使用上面的纹波排列。然后产生另一种类型的二进制加法器电路,称为Carry Look Ahead Binary Adder,其中使用进位超前逻辑可以大大提高并行加法器的速度。

优点进位前瞻加法器的一个特点是,为了产生正确的SUM,进位前瞻加法器所需的时间长度与操作中使用的数据位数无关,这与并行纹波加法器需要完成SUM的周期时间不同这是加数中总位数的函数。

具有进位超前功能的4位全加器电路可作为标准IC封装以TTL 4位二进制加法器74LS83的形式提供或者74LS283和CMOS 4008可以将两个4位二进制数加在一起并生成 SUM 和 CARRY 输出,如图所示。

74LS83逻辑符号

二进制加法器摘要

我们在本教程中已经看到二进制加法器那个加法器电路c用于“加”两个二进制数,产生“执行”。在最基本的形式中,加法器可以通过将异或门与 AND 门连接在一起来产生半加法器电路。可以组合两个半加法器来产生Full Adder。

有许多4位全加器IC可用,例如74LS283和CD4008。这将添加两个4位二进制数并提供一个额外的输入进位,以及一个输出进位,因此您可以将它们级联在一起以产生8位,12位,16位加法器,但进位传播延迟可能是大型n位纹波加法器中的主要问题。

模拟加法器电路原理,模拟加法器 超前进位加法器原理,使用超前进位加法器的目的