首页天道酬勤加法器是如何实现的,计算机加法器电路原理

加法器是如何实现的,计算机加法器电路原理

admin 05-12 22:59 143次浏览

4位并行加法器设计

(第11页) )

此资源提供了全文预览。 点击全文预览可以进行全文预览。 如果你喜欢文档,请下载。 检索后会变得容易使用哦。

15.9个百分点

安徽大学计算机科学技术学院安徽大学计算机科学技术学院《计算机组成原理计算机组成原理》课程设计、实践设计报告课程设计、实践设计报告学生学号:学生学号: E20814108E20814108、E20814098E20814098学生姓名:学生姓名: 舒适抽屉学年专业:学年专业: 0808软件工程两组软件工程两组授课教师:授课教师: bldcs老师完成时间:完成时间: 2011/03/202011/03/20 4位并行加法器设计实验位并行加法器设计实验1课程设计概述课程设计概述1.1课程设计教学目的掌握课程设计教学目的计算机系统的组成和内部工作机制在了解计算机各功能部件工作原理的基础上深入掌握数据信息流、 控制信息流过程,进一步深化计算机系统各模块之间相互关系的认识和整机概念,培养计算机开发和调试技能。 在设计实验中应用学到的专业知识分析问题,提供解决问题的能力。 1.21.2课程设计内容课程设计内容通过MuxPlus2软件,将求和程序下载到实验箱,然后连接到那里,输入两个二进制数,观察结果并与理论值进行比较,加四位二进制数得出正确的结果1.31.3掌握课程设计任务课程设计任务1、MaxPlus2软件的使用方法。 掌握2、4位并行加法器的设计原理,掌握进位前发生电路的设计方法。 3、把电路原理图准确下载到试验箱。 4、通过实验腔的连接准确实现4位二进制数的相加,得到准确的结果。 5、完成设计实验报告。 1.41.4课程设计主题及其思想课程设计主题。 设计4位并行加法器。 并可在实验室编译合格,连接后可具体实现加法设计思想的设计思想。 这次课程设计的目的是在学完计算机组成原理课后,通过课程设计了解计算机各功能器件的工作原理,为使计算机如何实现这些功能,我们选择了4位并行加法器这个简单的主题,并用几个逻辑运算部件实验最后下载到试验箱,连接参照了课程实验中乘法器的设计。 实现双课程设计实现课程设计2.1设计基础设计基础加法器是计算机的基本运算部件之一)在不考虑进位输入的情况下,将两个数字Xn、Yn相加称为半加法,下图为半加法的菜单: xn ynhn 00010110 ) a )半加法菜单) b )半加法逻辑图)2) xnyn及进位输入Cn-1 xnyncn-1 fncn 000000110100101010101010110110110011001111 a.((全加法器菜单) ) b )。 全加法器的逻辑图从菜单中可以得到全加法、Fn和进位输出Cn式。 fn=xnyncn-1 xnyncn-1 xnyncn-1 xnyncn-1cn=xnyncn-1 xnyncn-1 xnyncn-1fn也可用于两个半加法器,XnYnCn-1 这样如图所示,F4 F3 f2f 1x 4y4 x3y2 y2y 1c 3c 1c0xnynxnynxnyn通过其位间进位进行串行传输,本位全加和Fi必须等待低位进位Ci-1,因此各位的进位必须在前几位因此,我们使用“进位先行发生电路”同时形成各位的进位,实现高速加法。 这就是进位先行加法器设计思想的来源。 2.2设计原理先进进位发生电路由各进位的形成条件实现。 如果满足以下两个条件之一,则C1,1 ) X1,Y1均为1 )2) X1,Y1之一,并且能够提前C0位1。

可以写为C1公式为C1=X1Y1(X1Y1) C0,如果满足以下任一条件则为C2,(1) X2、Y2均为1; )2) X2、Y2之一为1,且X1、Y1均为1; )3) X2、Y2之一为1,同时X1、Y1之一为1,且C0为1。 C2式为c2=x2y2(x2y2 ) X1 Y1 ) x2y2 ) ) X1 Y1 ) C0以上,同样地, 获得C3=X3 Y3(X3 Y3 ) x2 y3 ) X2 Y2 ) x1y3) X2 Y2 ) X1 Y1 ) C0C4=x4y4 ) x3y4 ) X3 Y3 ) x2 (x2 y2 ) 定义如下。 3:Pi=Xi Yi.Gi=XiYiPi的含义可以认为,如果3360为Xi,Yi之一为1,则如果有进位输入,则将该进位传递到高位,并且该进位将被直接传递到低位,超过本位

的意义是:当 Xi,Yi 均为 1 时,不管有无进位输入,本位定会产生向高位产生的进位.将 Pi,Gi 代入 C1~C4 式,便可得:C1=G0+P0C0C2=G1+P1G0+P1P0C0C3=G2+P2G1+P2P1G0+P2P1P0C0C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0由以上分析可得出在输入项为 A3A2A1A0 和 B3B2B1B0 以及进位输入 C0 时,各个输出项 S3S2S1S0 和进位输出 C4 分别为:S3=A3B3C3○ +○ +S2=A2B2C2○ +○ +S1=A1B1C1○ +○ +S0=A0B0C0○ +○ +C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0由此我们可以画出如下电路原理路:参照乘法器的连线方法,可以画出下面的实验连线图,如下图:2.3 结果及问题结果及问题预计结果当输入 0001 和 0010 是结果应是 0011 实验中多次连线多没有得出最后正确的结果,后来和几个同样做加法器的同学 一起讨论,并在老师的指导下发现时引脚没有绑定,导致没有结果,最后在改 正了错误的而前提下,读出结果完成实验。3 课程设计的心的和体会课程设计的心的和体会通过本课程设计,自己学会了很多,以前只是完全按照书上的模式来连接 电路图,现在学会了如何自己动手去构造实验原理图,并且大致能解决实验过 程中出现的一些基本问题。 在做此次实验之前,我们做的主要工作是看书,感觉书都没弄懂的话要去 做好实验那是不可能的。我们先是参考《计算机组成与结构》和《计算机组成 原理与系统结构实验教程》这两本书,了解了何谓四位并行加法器以及它的工 作原理。然后我们又花了一些时间来认识和熟悉 Muxplus2 以及如何联机操作。 前后我们共花了两周的时间来完成实验原理图,中间感觉不怎么明白的地方就 问同学,同学也没明白的话,我们就一些人在一起讨论。 在接下来的实际连线阶段,由于缺乏对实验箱的深入了解,跟搭档探索讨 论了许久也没有搞出来,时间又有限,可把我们急坏了。在跟同学们的商量以 及老师的提点下,终于知道,要把相关引脚绑定,然后参照乘法器连线图就基 本可以完成最终实验了。 通过和组员的分工合作,以及讨论,更加学会怎么团队合作完成一个工作。 还有,通过和组员的交流可以发现彼此对整个实验的思考和理解的差异,互相 促进更好地理解这个实验。 经过这 5 周的课程设计,我对计算机组成原理有了更深一层的理解,并且 也深刻地认识到实践的重要性,只有理论与实践相结合才能更深地理解与运用 知识。 关 键 词: 并行 加法器 设计

 天天文库所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。

【容器云 UK8S】镜像库和容器常见问题:存储插件问题之Flexv插件导致pod删除失败数组函数参数声明中的静态关键字
二进制与或非运算,C语言二进制转十进制 verilog八位加法器代码,16位超前进位加法器
相关内容