首页天道酬勤DDS回波信号发生器,DDS信号发生器

DDS回波信号发生器,DDS信号发生器

张世龙 05-13 03:31 129次浏览

本案例节选明德扬深圳FPGA培训班。

一.功能说明

本项目实现了DDS直接数字频率合成器,利用正弦波相位线性增长的特点,产生正弦波和gddjm。 本项目主要由相位累加器、相位幅度转换、数模转换器DAC(FPGA外部实现)三部分组成。 其中,相位累加器的前10位用于ROM的索引地址。

二.波形调制说明

模块可以对一个正弦波进行1024点采样,保存在内部8位、1024深度的ROM中,通过改变定时和相位控制字来生成不同频率的波形。 所产生波形的格式为FO=TCLK*FCW/655360,其中TCLK是模块的操作时间,FCW是相位控制字,并且FO是要产生的信号频率。

相位控制字FCW可按步数m变更。 FCW=128时,模块内部的累加器各加上128,经过m=16’h ffff/128=512个时钟,在1个周期、即512个时钟内完成正弦波输出。 如果FCW为256,则以1024/4=128个时钟周期输出正弦波。

-bottom:0px; padding-top:0px; padding-bottom:0px; color:rgb(51,51,51); font-family:微软雅黑,宋体,Arail; font-size:14px; line-height:22.4px"> 三、应用举例

设定是FCW=128,CLK=50M的时钟频率,由公式计算得出F0=10KHZ。实际测量出一个波形时间为10332000ps,最终波形的频率为10KHZ。 如果是FCW=128,CLK=5M的时钟频率,由公式计算得出F0=1KHZ。输出实际测量一个波形时间为51898054ps,最终波形的频率为1KHZ。


如果是FCW=128,CLK=100M的时钟频率,由公式计算得出F0=0.2MHZ。输出实际测量一个波形时间为5167188ps,最终波形的频率为0.2MHZ。 以此类推,通过对频率控制字的改变来控制波形频率。


四、平台效果图


五、实现过程

首先根据所需要的功能,工程顶层的输入输出信号列表。

信号名 I/O 位宽 说明 clk I 1 系统工作时钟50M rst_n I 1 系统复位信号,低电平有效 da_clk O 1 输出D/A工作时钟 cos O 8 输出cos波形信号 sin O 8 输出sin波形信号

我们可以把工程划分成三个模块,分别是Sin相位转波形模块和Cos相位转波形模块和相位累加器模块。


1. 相位累加器模块

本模块根据设置好的相位控制字FCW来进行相位累加,以此控制波形的相位,sum <= sum + fcw;对相位不断累加,然后将累加的sum数据实时传到另外两个模块中去 以此本模块实现了相位累加,并将数据传输给其它模块的功能。

本模块信号列表如下:

信号名 I/O 位宽 说明 clk I 1 相位累加时钟 rst_n I 1 系统复位信号,低电平有效 fcw I 16 相位控制字 sum O 16
相位累加数据


2.Sin相位转波形模块 

本模块实际上是一个RAM,事先将相位和相应相位上的幅值关系写入,然后通过从相位累加模块传来的相位累加数据sum进行查表,得到对应的幅值,以此当一个sin波的相位全部转换一遍后即可得到一个完整的sin波形。

信号列表如下:

信号名 I/O 位宽 说明 address I 10
系统复位信号,低电平有效
clock I 1
RAM工作时钟
q O
8 输出sin数据


3. Cos相位转波形模块 

本模块实际上是一个RAM,事先将相位和相应相位上的幅值关系写入,然后通过从相位累加模块传来的相位累加数据sum进行查表,得到对应的幅值,以此当一个cos波的相位全部转换一遍后即可得到一个完整的cos波形。 

信号列表如下:

信号名 I/O 位宽 说明 address I 10
系统复位信号,低电平有效
clock I 1
RAM工作时钟
q O
8 输出cos数据
函数信号发生器的使用方法,dds信号发生器设计 实验室设备管理系统课程设计,实验室仪器设备管理系统