首页天道酬勤台积电5nm比7nm功耗(3nm芯片)

台积电5nm比7nm功耗(3nm芯片)

admin 12-05 04:40 341次浏览

目前世界上已经量产的最先进的半导体技术是5nm。TSMC此前曾表示,将在2022年下半年量产3nm技术,但TSMC仍在3nm节点选择FinFET晶体管技术,三星则选择GAA(Gate-全能)技术。最近,三星宣布其基于GAA技术的3纳米工艺已成功实现磁带输出。

据外媒报道,三星3nm工艺流程表的进展是与Synopsys合作,为GAA基生产工艺加速提供高度优化的参考方法。由于三星基于GAA技术的3nm工艺与TSMC基于FinFET架构的3nm工艺不同,三星需要新的设计和认证工具,因此采用了新思科技的Fusion Design Platform。

三星3纳米GAA工艺技术的物理设计套件(PDK)于2019年5月发布,并于2020年通过工艺技术认证。预计这一工艺将使三星的3纳米GAA结构工艺技术应用于高性能计算(HPC)、5G、移动和高端人工智能(AI)应用芯片的生产。

三星OEM设计技术团队副总裁金桑云表示,三星OEM技术是推动下一阶段产业创新的核心。三星将继续开发其技术流程,以满足专业和广泛市场日益增长的需求。三星最新、先进的3nm GAA工艺技术得益于与新思科技的合作,Fusion Design Platform加速了准备,有效实现了3nm工艺技术承诺,证明了关键联盟的重要性和优势。

新思科技数字设计部总经理Shankar Krishnamoorthy也表示,GAA晶体管的结构象征着工艺技术进步的关键转捩点,对于维持下一波超大规模创新所需的战略至关重要。新思科技与三星的战略合作,支撑了一流技术和解决方案的提供,保证了发展趋势的延续,为半导体行业提供了机遇。

传统的平面晶体管(平面场效应晶体管)通过降低电压来节省功耗。但平面晶体管的短沟道效应限制了电压的进一步降低,FinFET (FinFET)的出现使电压再次降低。然而,随着技术的不断进步,FinFET已经不足以满足需求。于是,GAA(Gate-全能)技术应运而生。

如下图所示,典型的GAA形式—— gaaFET(Gate-全能fet)采用纳米线沟道设计,沟道整个外轮廓被栅极完全包裹,这意味着栅极对沟道有更好的控制。相比之下,传统FinFET沟道只有三面被栅极包围。GAAFET晶体管提供了比FinFET更好的静电特性,可以满足某些栅极宽度的要求。这主要表现在同尺寸结构下,GAA的通道控制能力加强,尺寸可以进一步缩小。

但三星认为,采用纳米线沟道设计不仅复杂,而且成本可能大于收益。因此,三星设计了一种全新类型的GAA —— MBC FET(多桥沟道FET),采用多层堆叠纳米片替代GAAFET中的纳米线。这种纳米片设计已经被IMEC研究所作为FinFET架构的后续产品进行了广泛研究,并由IBM与三星和Grofond合作开发。

三星表示,MBCFET可以在保留GAAFET所有优势的同时,将复杂度降到最低。同时,MBCFET的设计可以兼容以前的FinFET技术,针对FinFET的设计可以直接转移到MBCFET,从而在不增加面积的情况下提高性能。

此外,在制造工艺上,这种技术也具有很高的可制造性,因为它使用了大约90%的finfet制造技术和设备,只需要少量的修改掩模。

据三星介绍,MBCFET出色的栅极可控性比三星独创的FinFET技术高出31%,纳米板沟道宽度可以直接图形化改变,设计更加灵活。

三星的3纳米GAA(MBCFET)工艺分为两个阶段:3G AAE/GAAP(3纳米门-阿里-绕早期/plus)。根据三星的说法,与5纳米工艺相比,3纳米GAA工艺的逻辑面积效率提高了35%以上

随着三星3nm GAA工艺的成功铸造,意味着三星3nm GAA工艺的量产又近了一步。根据三星此前的预测,可能会在2022年量产。

对于TSMC来说,在3nm工艺中仍然采用FinFET技术,2nm节点之前不会采用GAA技术,走线应该是纳米线沟道设计的GAAFET架构。目前,TSMC正在进行先进材料和晶体管结构的前期研究。

此外,TSMC还加强了开拓性研发工作,聚焦2nm以上节点、3D晶体管、新型存储器、低R互连等领域,有望为众多技术平台奠定生产基础。TSMC仍在扩大研发;Fab 12的d能力。目前,Fab 12正在研发N3、N2甚至更高阶的工艺节点。

编辑:辛志勋-浪客剑

SSM框架怎么配置springmvc-config.xml文件JavaWeb之MVC三层架构(十四)
2019韦氏词典新词(2019年词汇) 光刻机工作原理视频(euv光刻机)
相关内容