当前位置:首页 > 天道酬勤 > 正文内容

电压表串联在电路中会怎么样(整流电路)

张世龙2021年12月06日 07:35天道酬勤1660

在《如何在电压控制电路中使用FET(第一部分)》中,我们分析了场效应管压控电阻、基本压控电阻电路和平衡或推挽压控电阻(VCR)电路。接下来,让我们看看带反馈的N通道JFET衰减器电路(见图8)。

图8:反馈电阻R3和R4可以减少失真。

回到第一部分的图2,对于没有反馈电阻的压控电阻,通过S1和S2的斜率,我们可以看到VDSV的电阻高于VDSV的电阻。

如果图8中的VDS0V是正电压,则VDS的正电压的一部分(Q1的漏极和源极之间的电压)通过R3加到栅极电压上。加上VR1的滑动电压,栅极的负电压降低,意味着漏源电阻降低。

在VDS0V,额外的负电压通过R3施加到栅极,这使得栅极负电压更大,导致Q1漏极和源极的电阻更高。

因此,使用反馈电阻网络R3和R4,VDSV和VDSV的电阻值变得更接近,这将减少失真。

请注意,当R3=R4时,R3和R4向栅极提供一半的VDS电压。让我们看看为什么这有助于消除失真。

让我们看看漏极电流公式(1):

我们希望消除(Vds/VP)(Vds/VP)相关项,这样当我们找到Id相对于Vds的导数时,电导(gds)只与Vgs相关。对于线性电导,我们仍然需要漏极电流方程中的Vds项,它将乘以一个常数或一个与控制电压相关的因子。

设Vgs=Vc kVds,其中Vc为控制电压,k为反馈因子,0k1。

这将导致:

设置最后两项相互抵消,即:

或者:

如果等式的两边除以IDSS,然后乘以(Vp)(Vp),我们可以得到:

将两侧除以(Vds)(Vds)得到k:

2k=1

k=1/2

对于反馈电阻R3和R4:

k=1/2=R4/(R3 R4)

这意味着当反馈因子k=1/2时,R3=R4。

对于Vgs=Vc千伏安:

k=1/2

k=0.5

Vgs=Vc 0.5Vds

现在让我们回到公式(7):

如果k=1/2,则公式(7)的最后两项抵消。

image/e4cd1197500541aba55b53a2d688ddda?from=pc">

对于给定的Vp和IDSS,公式(11)表明,漏极到源极的电阻Rds仅取决于控制电压VC,而跟Vds无关。因此,使用反馈电阻R3和R4可以比较近似地提供一个线性压控电阻器。

图9示出了一个利用反馈电阻降低失真的P沟道JFET。

图9:P沟道压控电阻电路示例,利用反馈电阻网络R3和R4来降低失真。

请注意在图8和图9中,反馈电阻网络使用高电阻值以便让FET(例如,图8和图9中的Q1和Q2)漏源电阻跟R2一起形成一个分压器。

例如,如果R3和R4 = 22kΩ,那么将会有一个大约44kΩ的电阻与R5以及FET的漏极-源极电阻并联。这个电阻将“清除”一些FET的Rds影响。当R2 = 47kΩ、FET处于截止(例如无限电阻)状态时,输入信号Vin不会无衰减地通过。

使用反馈网络来减少失真也可用于增强型MOSFET(图10)。

图10:带反馈网络的N沟道MOSFET压控衰减器电路可减少失真。

要消除增强型器件的失真,反馈网络R3和R4应该具有相等的电阻。然而,在某些情况下,使用缓冲放大器(如图14)可以更好地降低失真。

图11示出了一个P沟道MOSFET压控衰减器。

图11:利用电阻网络R3和R4来降低P沟道MOSFET压控衰减器的失真。

改善降低失真的电路

图8、9、10和11都是利用反馈电阻网络R3和R4来降低失真,但这种方式也有一些缺点:

只使用阻值非常大的电阻R3和R4,限制了衰减范围;电阻网络跟控制电压相连,这会通过R3和R4向漏极端子泄漏轻微的DC或控制偏置电压;电阻网络R3和R4会将控制电压范围减半施加给栅极。如果FET具有较高的夹断电压,如-10V,则需要-20V的控制电压。

为了改进上面的第一点和第二点,图12、13、14和15利用电压跟随器U1A,将缓冲的漏-源电压反馈到栅极。

图12:通过R3和R4网络减少失真,利用U1A将缓冲的漏-源电压反馈到N沟道FET的栅极。

R3和R4的电阻值可以降低,而不会限制衰减范围。

请注意,这里没有添加其它器件,只使用了现有的输出缓冲放大器U1A。可以看出,电阻R3和R4不会再增加任何直流偏置或控制电压到FET的漏极端子。更重要的是,R3和R4的串联电阻不再与R5并联,也不再与FET的漏源电压控制电阻并联。

还有一个额外的好处,R3和R4可以是阻值较低的电阻器,这样控制电压可以在更高的频率下运行,而不必担心FET的栅源电容会降低频率响应。

类似地,图13显示了一个P沟道JFET的例子,图14和15显示了MOSFET例子。

图13:P沟道JFET压控电阻电路通过缓冲放大器U1A、利用电阻网络来降低失真。

无论信号是否被缓冲,通过反馈电阻网络R3和R4降低失真的效果都很好。但是,至少在MOSFET的一个例子中,缓冲器降低失真的效果要比通过R3连接漏极和栅极更好(图14)。

图14:N沟道MOSFET通过缓冲放大器U1A来减少失真。

对于N沟道MOSFET,比如SD5000 DMOS器件,使用缓冲放大器U1A(或等同产品)可以更好地降低失真,这要比使R3与漏极和栅极连接、R4连接到控制电压和栅极的效果更好。有关P通道示例,请参见图15。

图15:P沟道MOSFET衰减器电路通过电压跟随器U1A以及R3和R4来降低失真。

在图12、13、14和15中,失真减小了,并且反馈电阻R3与FET的漏极隔离。但是,我们应该观察到控制电压Vcont在FET的栅极中衰减了50%。

我们可以使用如图16和17所示的求和放大器将整个控制电压传输到栅极,这样就不需要两倍的控制电压。

图16:包含U1B和U3A的求和放大器电路可以避免控制电压衰减到Q1A的栅极。

为了提供从漏极到栅极的失真减少反馈,缓冲放大器U1A将漏极电压耦合到R2。由于U1B的反馈电阻R4(10kΩ)是R2(20kΩ)的一半,所以在U1B的引脚7处增益为-0.5。单位增益反相放大器电路通过R5、R6和U3A将U1B引脚7的相位反相,使Q1A漏极电压的一半发送至栅极。控制电压通过VR1无衰减地发送至Q1A的栅极。这是通过包含U1B和U3A的加法放大器电路完成的。图16示出了一个N沟道JFET Q1A,其中控制电压可从0V变化到–V。如果N沟道JFET变为P沟道JFET,则控制电压将从0V变化到+V。电阻器R7为FET的栅极提供一些保护,因为在电源启动状态下有可能引起栅极正向偏置到源极结点。

类似地,对于图17中的N沟道MOSFET,有一半的漏极信号电压通过U1B和U3A传输回栅极。R2和R4在U1B引脚7上构成一个50%反相增益放大器。带R5和R6的单位增益反相放大器U3翻转U1B引脚7的相位,使得50%的漏极信号电压耦合到U2A的栅极。VR1通过单位增益放大器,包括带R3和R4的U1B,以及带R5和R6的U3A,将其全控制电压传输到U2A的栅极。

对于N沟道MOSFET,控制电压从0V变化到+V,而对于P沟道器件,控制电压从0V变到-V。

本系列文章的下一篇将介绍通过降低漏源电压来实现FET调制器电路和可变增益放大器。

图17:通过U1B和U3A求和放大器可从VR1传输控制电压而不会衰减。

《电子技术设计》2018年9月刊版权所有,禁止转载。

广告商务合作,请联系0755-33248146

扫描二维码推送至手机访问。

版权声明:本文由花开半夏のブログ发布,如需转载请注明出处。

本文链接:https://www.zhangshilong.cn/work/15294.html

分享给朋友:

发表评论

访客

看不清,换一张

◎欢迎参与讨论,请在这里发表您的看法和观点。